

面阵探测器 KAI-04022 驱动电路设计与实现^{*}

马天翔

(中国科学院长春光学精密机械与物理研究所航空光学成像与测量重点实验室 长春 130033)

摘要: 介绍了行间转移 CCD 芯片 KAI-04022 的工作原理,根据芯片自身的特点设计了驱动电路。首先,按照信号电平状态多少把驱动信号分为两电平信号和三电平信号两种类型,利用二极管钳位电路和 MOSFET 驱动器实现两电平信号的输出,而三电平信号的实现是利用 AFE 芯片 AD9920A 产生弱驱动能力信号,此信号在压控恒流源电路提供的偏置电流作用下,经过电流型反馈放大器组成的同相射随电路放大输出,为 CCD 芯片提供驱动。实验结果表明,像素时钟为 40 MHz 时,水平驱动信号的上升沿为 4 ns,幅度为 4.2 V,三电平驱动信号的 2 个上升沿均为 50 ns,电子快门信号发生电路能够在基底电压的基础上产生幅度为 48 V、脉宽为 4 μ s 的电压脉冲。各驱动电路产生的信号均满足要求,能够为行间转移 CCD 提供驱动。

关键词: 面阵 CCD;驱动电路;压控电流源;电子快门

中图分类号: TN710 V447.3 **文献标识码:** A **国家标准学科分类代码:** 510.1050

Design and implementation of area array-CCD KAI-04022
driving circuit

Ma Tianxiang

(Key Laboratory of Airborne Optical Imaging and Measurement, Changchun Institute of Optics, Fine Mechanics and Physics,
Chinese Academy of Sciences, Changchun 130033, China)

Abstract: The operating principle of the interline image CCD sensor KAI-04022 was introduced. Due to the characteristics of the chip itself, the driving circuit was designed. The driving signal was divided into two level signals and three level signals according to the number of signal level state. The two level signal output was realized by using the diode clamping circuit and MOSFET driver. The three level signals were realized through the driving signal result from AFE chip AD9920A. Under the offset current supplied by the voltage-controlled constant current source circuit, the weak driving signal was amplified output through the non-inverting emitter follower circuit composed by the current feedback amplifier. Ultimately, the driving was supplied for the CCD. The experimental results show that when the pixel clock was 40 MHz, the rising edge of the driving signal was 4 ns and the amplitude was 4.2 V. The two rising edges of the three level driving signal were both 50 ns. And the voltage pulse signal, whose amplitude was 48 V and pulse width was 4 μ s, was produced by the electronic shutter circuit based on the substrate voltage. The signal produced by every driving circuit met the requirements and was able to supply the driving for the interline CCD.

Keywords: area array-CCD; driving circuit; voltage-controlled constant-current source; electronic shutter

1 引言

电荷耦合器件(CCD)作为一种光电转换器件,以其低噪声、高灵敏度、大动态范围、可靠性好以及图像畸变小等特点,在瑕疵检测、机械视觉、航空航天对地观测领域得到了广泛的应用^[1-4]。CCD 的正常工作是驱动电路、偏置电路、模数转换

电路以及图像传输电路紧密配合的结果。其中,最为关键的部分就是 CCD 驱动电路的设计,驱动电路的好坏将直接影响整个系统的成像质量。只有驱动信号的幅度、相位及驱动能力都满足 CCD 的要求时,器件才能够正常地完成从光到电的转换工作,使得成像系统获得信噪比高的图像,并且合理的驱动电路是避免噪声的必要条件^[5-6]。

收稿日期:2014-12

^{*} 基金项目:国家自然科学基金(60572036,50534060)、国家“863”计划(2007AA01Z259)资助项目

驱动电路设计的难点在于驱动信号并不是普通的 TTL 或者 COMS 信号,而是幅值为正负十几伏,甚至几十伏的电压脉冲信号。另外,CCD 对于各个驱动信号的时序要求非常高,不同驱动信号之间的相位差只有几纳秒。更重要的是,由于 CCD 各驱动管脚的等效输入电容较大,各个驱动信号还要有很强的驱动能力^[7-10]。

针对以上特点,提出了一种新的 CCD 驱动电路的设计方法,完成了行间转移 CCD 芯片 KAI-04022 的驱动电路设计。与常用的驱动电路设计相比有效降低了驱动电路带来的噪声,提高了驱动信号的质量,增加了电路设计的灵活性,并且具有一定的普适性。

2 面阵探测器 KAI-04022 特点

KAI-04022 是 TRUE SENSE 公司推出的行间转移面阵 CCD,有效像元数为 2 048 (H)×2 048 (V),像元的大小为 7.4 μm (H)×7.4 μm (V),有效的像面尺寸为 15.15 mm (H)×15.15 mm (V)。可以选择单通道和双通道 2 种模拟信号输出方式,最大像素时钟为 40 MHz,并且支持 BINNING 模式。在非 BINNING 模式下,单通道输出的最大帧频为 8 帧,双通道输出最大为 16 帧。此外,还具有可以精确控制曝光时间的电子快门功能。暗电流噪声、读出噪声、动态范围以及抗晕染的表现也非常突出。

3 驱动电路设计

KAI-04022 成像过程可以分为光电转换和电荷转移 2 个阶段。首先进行光信号积分,当光积分完成以后,垂直转移信号把感光区收集到的电荷转移到相邻的储存区域,在储存区的电荷通过垂直转移信号的作用逐行转移到水平寄存器,最后在水平转移信号的作用下通过浮置扩散电路输出模拟信号。浮置扩散电路需要复位时钟来移除其中的电荷^[11]。

表 1 KAI-04022 驱动信号电平

信号名称	符号	最小值	典型值	最大值
垂直驱动信号高电平	V2H	8.5 V	9.0 V	9.5 V
垂直驱动信号中间电平	V1M, V2M	-0.5 V	0.0 V	0.2 V
垂直驱动信号低电平	V1L, V2L	-9.5 V	-9.0 V	-8.5 V
水平驱动信号高电平	H1H, H2H	0.0 V	0.5 V	1.0 V
垂直驱动信号低电平	H1L, H2L	-5.0 V	-4.5 V	-4.0 V
复位信号高	RH		5.0 V	
复位信号低	RL	-3.5 V	-3.0 V	-2.5 V
电子快门信号	Vshutter	44 V	48 V	52 V

电子快门信号可以清除基底上的电荷,精确的控制探测器曝光的时间,从电子快门信号的下降沿开始到电荷从感光区转移到存储区之间的间隔为曝光时间。根据以上分析可知,要想使探测器正常成像,至少需要 4 个驱动信号,它们分别为水平驱动信号、垂直驱动信号、电子快门及复位信号,并且这些驱动信号还要严格地按照一定的时序关系依次加到 CCD 的管脚。

KAI-04022 所需的驱动信号及信号电平如表 1 所示,水平驱动信号、复位信号、垂直驱动信号 V1 分别为幅度为 0~-5 V、-3~5 V、-9~0 V 的两电平信号。而垂直信号 V2 为 9 V、0 V、-9 V 的三电平信号。电子快门是峰值为 44~52 V 电压脉冲。

实现 40 M 的高速水平驱动信号和复位信号、垂直驱动三电平信号及电子快门信号产生都是电路设计中将面临的难题。

3.1 水平、复位驱动电路设计

KAI-04022 的水平驱动信号为真两相,两个驱动信号的幅度相同、相位相反。如图 1 所示,水平驱动是采用钳位二极管 V1 与 MOSFET 驱动器 ADP3623 配合使用的方式实现的。时序发生电路产生的 TTL 信号经过电容耦合和二极管钳位电路变为负逻辑,而输出缓存器 ADP3623 的 GND 管脚接-5 V,电源管脚接地,正好与负逻辑电平相匹配,当时序驱动信号为高时,MOSFET 驱动器输出 0 V 电平,时序驱动信号为低时,MOSFET 驱动器输出为-5 V,时序信号与驱动信号同相位。电路中的电阻 R_1 是为了保证钳位后的驱动信号高电平不小于 0 V。




图 1 水平驱动电路原理

KAI-04022 水平驱动管脚对地的等效电容约为 50 pF,由一阶电路零状态响应可知,电容充电电流可以用式(1)近似计算。

$$I = C \frac{du}{dt} \quad (1)$$

水平信号的幅度为 5 V,当像素时钟为 40 MHz 时,则每一个驱动周期为 25 ns,如果脉冲的上升沿按照 3 ns 计算,那么系统在瞬间将提供 83.4 mA 的电流,驱动芯片 ADP3623 可以提供 4 A 的驱动电流,完全满足设计要求。

复位电路与水平电路实现原理基本相同,利用二极管钳位电路与高速 MOSFET 驱动器 ADP3623 配合使用实现复位信号输出,原理图如图 2 所示。高速驱动器的输出端被二极管钳位在-3 V,当复位信号为高电平时驱动输出 8 V 电压,根据电容两端的压差不能跳变的原理,可将输出信号的电压调节为-3~5 V。

本设计采用模拟前端芯片(AFE)、压控电流源电路及电流反馈放大器组成的驱动电路,实现三电平垂直驱动信号。首先,利用ADI公司的模拟前端芯片AD9920A中集成的垂直驱动器产生9 V、0 V、-9 V的三电平脉冲,这个电压脉冲信号虽然幅度上满足要求,但是由于CCD驱动管脚存在较大的等效电容,AFE产生的三电平信号并不能直接用于驱动CCD,所以需要压控电流源和电流反馈运放来增强信号的驱动能力。

压控恒流源电路原理,如图3所示,运放LT1491的同相输出端信号 V_{dac_p} 的输入范围为0~5 V,它及其外围电路组成的是一个带有负反馈的同相比例放大

器,放大倍数A为1。在电路中,当U2的同相输入端有电压信号输入时,电阻 R_8 上的电压就等于 V_{dac_p} 。因为其他支路上的电流较小, R_8 和 R_2 上的电流近似相等。三极管Q1和Q2组成的是比例电流源, R_2 和 R_3 上恒定电流的放大倍数与它们的阻值成正比。这个电路本质上就是由电压 V_{dac_p} 的控制的恒定电流源,输入电压与恒流源的输出成正比。

当 V_{dac_p} 有电压输入信号、 V_{dac_n} 端的输入信号为0, V_{afe} 的电压从0 V变化到9 V时,三极管Q1、Q2导通,它们所组成的比例电流源为电流反馈型运算放大器组成同相射随提供恒流偏置,图4中的运算放大器U4的同相输入端电压将随 V_{afe} 从0 V变化到9 V。




图4 同相射随电路原理

U3、Q3、Q4及其外围电路完成的功能与以上功能一样,当电压从-9 V变化为0 V时,为下一级电路提供恒流偏置,与之前分析的电路工作原理相同。

在图4中,运算放大器LT1206及其外围电路所组成的是同相射随电路,LT1206是高压摆率、高带宽的电流反馈型运算放大器,它的这些特点使得放大器输出的电压能够跟随高速、高频输入信号线性变化。

3.3 电子快门电路设计

在CCD工作时,基底上要加8~17 V的偏置电压以实现器件的溢出保护功能,电子快门操作时基底上的电压变为44~52 V,通常电子快门信号的宽度为1.5 μ s,电子快门信号的下降沿与垂直转移信号的高电平的下降沿之间的时间就是积分时间。电子快门与积分时间之间的时

序关系如图5所示。




图5 积分时间时序

电子快门电路如图6所示。利用高速互补BJT对管实现,值得注意的是一定要在电路的输出端与地之间接入放电电阻,为耦合电容 C_{194} 提供电荷泄放通路,否则在系统下电时会产生较大幅度的冲击脉冲。




图6 电子快门电路原理

4 实验测试结果

按照以上的原理设计了 KAI-04022 的驱动电路,并进行了实验调试。

当水平驱动信号的频率为 40 MHz 时,在 MOSFET 驱动器的输出端得到的功率信号如图 7 所示,从图中可以看出,信号周期为 25 ns,电平幅度变化区间为 $-4.2 \sim 0$ V,脉冲的上升沿宽度约为 4 ns。




图7 水平驱动信号

图 8 为两电平垂直驱动信号的波形,2 个信号相位相反,电平幅度变化区间为 $0 \sim 9$ V,两电平垂直转移信号脉冲宽度为 $1.5 \mu\text{s}$,上升沿宽度约为 50 ns。




图8 两电平垂直驱动信号

合理设置压控恒流源的电路参数后,得到如图 9 所示的三电平垂直驱动信号,从图中可知,信号的高电平为 9 V、中间电平为 0 V、低电平为 -9 V,三电平垂直驱动信号的 2 个上升沿宽度均为 50 ns。




图9 三电平垂直驱动信号

图10为获得的电子快门信号,基底电压 V_{sub} 为10.4 V,在此基础上电路产生了一个脉冲宽度约为4 μ s的高压脉冲信号,其幅度为48 V。




图10 电子快门信号

以上驱动信号的幅度、上升沿宽度及驱动能力均满足CCD的驱动要求。

5 结论

根据TRUE SENSE公司的行间转移CCD KAI-04022的特点,设计了CCD各信号的驱动电路。实验结果表明各驱动信号幅度和脉冲上升沿宽度均满足CCD的

要求。驱动电路的设计灵活、可靠、功耗小、抗干扰性强,也可以用于其他面阵CCD探测器的驱动。

参考文献

- [1] 王庆有. 图像传感器应用技术[M]. 北京: 电子工业出版社, 2006.
- [2] 胡渝, 荣健. CCD的发展现状及展望[J]. 仪器仪表学报, 2005, 26(增刊1): 718-720.
- [3] 王军, 杨慧岭. 多CCD拼接相机中图像传感器不均匀性校正[J]. 半导体光电, 2005, 26(3): 261-263.
- [4] 李清军, 刘志明, 张雪菲, 等. TDI CCD全景航空相机行转移信号产生方法[J]. 电子测量与仪器学报, 2013, 27(9): 844-849.
- [5] 盛翠霞, 张涛, 纪晶, 等. 高分辨率CCD芯片FTF4052M的驱动系统设计[J]. 光学精密工程, 2007, 15(4): 564-569.
- [6] 赵立荣, 朱伟, 曹永刚, 等. CCD弱目标图像条带噪声消除[J]. 电子测量与仪器学报, 2014, 28(10): 1084-1091.
- [7] ETSI TS 100 392-2 V2. 6. 1(2005-05). Terrestrial trunked radio (TETRA); voice pluse data (V+D); Part 2: air interface (AI) [S]. 2005.
- [8] 刘光林, 杨世洪, 吴钦章, 等. 高分辨率全帧CCD相机电路系统的设计[J]. 中国科学院研究生院学报, 2007, 24(3): 320-324.
- [9] 薛旭成, 李云飞, 郭永飞. CCD成像系统中模拟前端设计[J]. 光学精密工程, 2007, 15(8): 1191-1195.
- [10] 谭露雯, 李景镇, 陆小微, 等. 基于CPLD工作模式可调的线阵CCD驱动电路设计[J]. 光子学报, 2010, 39(3): 436-440.
- [11] 张达, 徐抒岩. 高速多通道CCD信号并行处理系统[J]. 吉林大学学报: 信息科学版, 2008, 26(3): 281-286.

作者简介

马天翔, 1982年出生, 2012年于吉林大学获得硕士学位, 现为中国科学院长春光学精密机械与物理研究所助理研究员, 主要研究方向为航空对地成像系统研究。

E-mail: flykatecn@gmail.com