

基于FPGA的GHz宽带中频数字采集系统的设计

李海虎^{1,2} 张超^{1,2}

(1. 中国电子科技集团公司第四十一研究所 青岛 266555; 2. 电子测量技术重点实验室 青岛 266555)

摘要:针对大带宽复杂电磁信号的测试分析,介绍了一种基于FPGA的GHz带宽中频数字采集系统的设计,论述了系统的硬件总体设计和信号处理算法设计方案。采集系统ADC以1.6 GHz采样率对中频信号进行采样,然后通过FPGA进行数字信号处理,通过对传统多相滤波算法的改进,设计了FPGA的高速大带宽信号的数字滤波方案,并采用多路并行处理的方法设计了高速数字正交混频算法,实现了最大为640 MHz的分析带宽和带内多路信号分析的功能。

关键词: FPGA; ADC; 多相滤波器; 数字下变频

中图分类号: TN911.6 **文献标识码:** A **国家标准学科分类代码:** 510.40

Design of GHz wideband IF digital acquisition system based on FPGA

Li Haihu^{1,2} Zhang Chao^{1,2}

(1. The 41st Research Institute of CETC, Qingdao 266555, China;

2. Science and Technology on Electronic Test & Measurement Laboratory, Qingdao 266555, China)

Abstract: In order to realize the analysis of complex wideband electromagnetic signal, this paper introduces a design of GHz wideband IF digital acquisition system based on FPGA, and discusses the design of the hardware and the algorithm of digital signal process. In the system, the signal is sampled by ADC with the speed of 1.6 GHz, and then processed by FPGA. Based on the traditional polyphase filter algorithm improvements, this paper designs the high-speed wideband filter algorithm realized in FPGA. By the way of multi-channel parallel processing, this paper designs the high-speed digital quadrature mixing algorithm. The system achieves a maximum of 640 MHz analysis bandwidth and the function of multi-channel signal analysis.

Keywords: FPGA; ADC; polyphase filter; digital down conversion

1 引言

随着现代科学技术和设计工艺的进步,电磁波的使用频率越来越高,信号带宽越来越宽,信号的复杂性也越来越高,为了能够快速准确捕获分析有用信号,要求信号采集分析系统具备大带宽测量、高速信号处理和存储能力。

针对上述需求,国内外仪器厂家纷纷推出了大带宽信号采集与分析产品。美国是德科技(原安捷伦科技)公司的UXA系列信号分析仪N9040B,推出B5X宽带信号分析选件,最大分析带宽可达510 MHz,无杂散动态范围大于75 dBc,可以捕获上升/下降时间为6 ns的脉冲信号;德国R&S公司的FSW系列信号与频谱分析仪,2014年推出FSW-B500选件^[1],最大分析带宽可达500 MHz,无

杂散动态范围为60 dBc,可以测量上升/下降时间为3 ns,或者脉宽为8 ns的信号;国内在此方面的产品有中国电子科技集团公司第四十一研究所的AV 4051信号分析仪,选件最大分析带宽为200 MHz,无杂散动态范围大于70 dBc,可以捕获脉宽为20 ns的信号。

基于FPGA和ADC的采集系统广泛应用于数字采集系统中^[2],本文设计了一种基于Xilinx公司Virtex-7系列高性能FPGA的宽带中频采集系统,ADC采用TI的GHz采样芯片ADC12D1600,实现了最大分析带宽为640 MHz的中频数字采集系统。

2 硬件总体设计

系统的硬件总体设计原理如图1所示,主要由两个部分组成:ADC采样电路和FPGA数字电路。为保证系统

收稿日期:2015-10

能够实现大带宽和动态范围,ADC采用TI公司的双通道12位高速AD转换芯片ADC12D1600,最高采样率为1.6 GHz;FPGA采用Xilinx公司的高性能Virtex-7系列

XC7VX485T,其内部集成了大量DSP、RAM、寄存器资源和丰富的高速数据传输接口,能够实现复杂的高速数字信号处理和数据传输。




图1 硬件总体设计原理

采集系统以频谱仪、接收机或者模拟下变频模块输出的中频信号作为输入,输入信号首通过ADC以1.6 GHz的采样速率进行采样,并通过数据线将采样数据发送给FPGA,FPGA对采样数据处理后,根据需要存储到DDR3或内部RAM,然后将数据通过PCIe总线发送给上位机。

本系统具有采样速度快、分析带宽大、数据量多等特点,如何获得高质量的采样信号,实现实时无损数据传输是系统硬件设计的关键。为保证上述要求,系统电路进行了如下设计:

- 1)中频输入信号调理电路采用双Bulan变压器结构设计,有效的减小了信号相位的不平衡;
- 2)设计了Dither调理电路^[3],用于产生随机噪声信号,减小ADC转换芯片引起的量化误差;
- 3)设计了温度检测电路,用于检测工作过程中ADC芯片的温度变化,同时根据温度对采样数据进行补偿和校准。
- 4)高速数据线设计为差分线,并采用等长布线和严格的阻抗匹配^[4],保证数据传输的正确性。

3 数字信号处理算法设计

3.1 高速大宽带数字滤波器设计

传统的中频数字滤波方案是将中频信号下变频到零频后,通过FPGA直接进行低通滤波抽取。本系统采样率为1.6 GHz,数据速率大,信号变换到零频后,FPGA无法对信号进行直接运算,如何实现宽带高速率信号的数字滤波是本系统设计的关键。

多相滤波方案可以在滤波之前对信号进行抽取降速,被普遍应用于宽带数字信号处理。多相滤波的基本原理是将滤波器系数分成为多组,每一个组滤波器系数分别与抽取后的信号进行运算,最后叠加实现信号的滤波^[5-6]。数字滤波器多相滤波的公式如式(1):

$$H(z) = \sum_{k=0}^{D-1} z^{-k} E_k(z) \quad (1)$$

式中: $E_k(z) = \sum_{n=-\infty}^{+\infty} h(nD+k) \times z^{-n}$, D 为信号抽取倍数, $h(nD+k)$ 为滤波器系数。其结构如图2所示。




图2 多相滤波结构

由多相滤波器的原理可知,信号经过多相抽取滤波后,信号速率降低为原来的1/D倍,能够在FPGA中实现实时处理,但当D选取过大时,无法保证系统具备大分析带宽。根据带通采样定理^[7],采样率 f_s 应满足式(2):

$$f_s = \frac{2(f_L + f_H)}{2n + 1} \quad (2)$$

式中: n 取 $f_s \geq 2(f_H - f_L)$ 的最大正整数 ($n = 0, 1, 2, \dots$),才能准确的还原信号。其中, f_L 和 f_H 分别为宽带中频信号的起始频率和终止频率。因此,信号经过数字滤波后,信号速率仍然应满足带通采样条件。本系统中频信号频率 f_0 为400 MHz,带宽设计大于500 MHz,所以信号速率应大于1 GHz。

为解决传统滤波算法中信号处理速度和带宽的矛盾,本文在多相滤波器基础上设计了高速大带宽数字滤波方案,其实现结构如图3所示。结构图中 m 为采样信号的滤波后的抽取比, L 为多相滤波器的组数,每组多相滤波器的抽取比满足 $D = m \times L$ 。




图3 宽带数字滤波方案结构

本方案基于 FIR 滤波器的线性特性,通过多组多相滤波器组合的方式。每一组多相滤波器输入信号依次延迟 m 个采样时钟,其输出也相应的延迟 m 个时钟,各组多相滤波器之间并行处理,互不影响。通过选择合适的滤波器组抽取比 m 和多相滤波器抽取比 D ,本方案既可以实现高速信号的低通滤波,又能保证滤波器组输出的信号速率满足带通采样率。

本文在 FPGA 中设计了抽取比为 8 的多相数字滤波,每一路多相滤波的数据速率为 200 MHz,XC7VX485T 可以对信号进行实时运算,通过 8 组多相滤波器组合方式实现了对 1.6 GHz 采样信号的低通滤波,滤波器带宽设计为 640 MHz。

3.2 高速数字正交混频算法设计

宽带信号分析系统除具备宽带信号分析的能力外,还需要具备带内多个信号分析的能力,这就要求系统对带内信号进行进一步的数字下变频等信号处理。数字下变频的基本原理是把信号与本振正交混频,生成 IQ 两路基带信号,然后可以对两路信号进行抽取滤波,其实现方法如图 4 所示^[8-10]。




图4 数字下变频结构

本系统采样信号经过宽带数字滤波后的信号速率仍为 1.6 GHz, FPGA 无法直接产生如此高速率的正交本振信号,也无法对信号直接进行运算。因此,对于高速信号的数字正交变换必须采用分组运算处理的方式。基于这种思路,本文设计了系统的高速数字正交变换算法。

首先,对本振信号进行分组。假设带内信号与中频的相对频率为 f_0 ,正交本振初始相位为零,信号速率为 f_s ,则正交本振信号如式(3)、(4):

$$\cos(f_0, n) = \cos(2\pi \frac{f_0}{f_s} n) \quad (3)$$

$$\sin(f_0, n) = \sin(2\pi \frac{f_0}{f_s} n) \quad (4)$$

正交变换的本振信号速率与输入信号速率相同,通过信号抽取可以实现信号降速,此方法也适用于本振信号组。将本振信号分为 L 组,则每组本振信如式(5)、(6):

$$\cos(f_0, m, i) = \cos(2\pi \frac{f_0}{f_s} Lm + 2\pi \frac{f_0}{f_s} i) \quad (5)$$

$$\sin(f_0, m, i) = \sin(2\pi \frac{f_0}{f_s} Lm + 2\pi \frac{f_0}{f_s} i) \quad (6)$$

式中 i 为当前组数,取 0 到 $L-1$ 的整数。从分组公式中可以看出,每组的本振信号频率降为原来的 $1/L$ 。为了还原原本振信号,每组本振信号之间初始相位需要间隔 $2\pi \frac{f_0}{f_s}$ 。

有了分组正交本振信号,要实现高速信号的正交变换,只需要将信号抽取 L 倍并延迟后分别进行正交变换即可,其实现结构如图 5 所示。




图5 高速信号数字正交变换结构

经过数字下变频后的信号速率保持不变,为了实现信号的抽取滤波,需要采用多相滤波器。另外,由于输入信号带宽大,对于窄带信号的分析如果采用一级滤波器设计会导致滤波器阶数很高,难以实现。本系统设计了多级滤波器级联的滤波器结构设计,其中第一级滤波器为多相滤波器,后面的滤波器采用普通 FIR 滤波器,结构如图 6 所示。每一级滤波器都可以通过软件进行参数配置,从而实现带内信号的任意带宽分析。

4 系统测试

本系统具有高采样率和大实时分析带宽的特点,可以应用于大带宽信号分析、脉冲信号测量分析和多信号捕获测量等。为验证系统的性能,本文通过输入不同的中频信号进行测试。

如图 7 所示为系统在 400 MHz 中频,分析带宽为 640 MHz 下,输入频率从 80 MHz 到 720 MHz 测得的无杂




图6 多级滤波器结构




图7 系统无杂散动态范围

散动态范围,采集系统的无杂散动态范围大于 60 dBc,可以满足大实时带宽信号分析测试的需求。

对系统输入脉宽为 15.625 ns,周期为 1 μs 的脉冲调制的中频信号,系统的频谱分析和幅度时间分析如图 8 所示。由于脉冲信号的脉宽为 15.625 ns,其旁瓣频宽为 64 MHz,观察信号的频谱图可以看到,除了主瓣外频谱图左右各有 4 个旁瓣,可以计算出当前分析带宽为 640 MHz;通过观察幅度时间图看到连续的脉冲信号,测得脉冲周期为 1 μs,验证了系统具有捕获分析大带宽脉冲信号的能力。本系统能够捕获最小脉宽为 5 ns 的脉冲信号,可应用于雷达信号分析检测。




图8 大带宽信号分析测试

如图 9 所示为输入 4 路信号时,系统软件测试图。输入的 4 路信号分别为点频信号、AM 调制信号、FM 调制信号和点频信号,分别对信号进行分析得到其测试结果。传统的大带宽信号分析系统只能对带内单一信号进行分

析处理或是采用均匀信号化处理实现多个带内信号分析^[1],但其带宽和频率固定。本系统可以同时 640 MHz带宽内的多个信号进行分析,并且互不影响,频率和带宽可以灵活设定,可应用于跳频信号分析和多信号关联特性分析。




图9 带内多路信号分析测试

5 结论

基于高性能 FPGA 和 ADC 设计了 1.6 GHz 宽带中频高速数字采集系统。系统基于多相滤波算法和滤波器的线性特性,设计了一种高速大实时带宽的数字滤波方案,实现了低 FPGA 运算速度对高速采样数据的实时宽带滤波,并通过了测试验证;基于多路抽取降速和并行处理的思路,系统还设计了高速采样信号的数字正交混频算法,实现了多路带内信号的提取和并行处理。本系统的最大实时分析带宽为 640 MHz,能够同时对带内 4 路信号进行处理分析,可应用于大带宽信号分析、脉冲信号分析和多路信号分析等。

参考文献

[1] MARTIN S.用高达 500 MHz 的高带宽分析数字信号[J].国外电子测量技术,2014,33(6):16-18.

(下转第 63 页)

6 结论

本文在双 PWM 变换器常规直接功率控制的研究基础上,为了提升控制精度和跟踪速度,给出了一种新型直接功率控制策略。实验表明新的开关表细化了控制区域,精度和实时性有一定提高;增设的功率前馈控制,通过构建功率前馈通道,使网侧输入瞬时功率快速匹配电机侧的需求,提高了有功及无功功率的跟踪性能。

参考文献

- [1] 李昆鹏,万健如,宫成,等. 双 PWM 变换器一体化控制策略[J]. 电机与控制学报,2013,17(4):72-78.
- [2] 刘喜梅,贺瑞,张鹏. 直流微电网电压平衡器的控制策略[J]. 电子测量技术,2015,38(10):32-35.
- [3] 郑征,邹瑾,陶海军. 双 PWM 变频器一体化协调控制策略研究[J]. 武汉大学学报:工学版,2011,44(3):371-375.
- [4] 丁硕,崔总泽,巫庆辉,等. 基于 SVPWM 的永磁同步电机矢量控制仿真研究[J]. 国外电子测量技术,2014,33(9):81-85.

- [5] 于会群,钟永,张浩. 微电网混合储能系统控制策略研究[J]. 电子测量与仪器学报,2015,29(5):730-738.
- [6] 刘秀翀,张化光,褚恩辉,等. 三相电压型 PWM 整流器功率控制方法[J]. 电机与控制学报,2009,13(1):47-51.
- [7] 唐亨,滕召胜,黄强. 脉宽调制式电子分析天平的漂移补偿方法研究[J]. 仪器仪表学报,2014,35(11):2466-2472.
- [8] 欧少敏,何志毅. 太阳能光伏辅助市电供电系统[J]. 国外电子测量技术,2015,34(6):45-57.
- [9] 朱晓琴,吴云亚,梁艳. 三相 PWM 整流器改进直接功率控制[J]. 电气传动,2012,42(9):21-24.
- [10] 王明渝,代同振,吴喜红. 双 PWM 变换器功率前馈控制策略仿真研究[J]. 系统仿真学报,2012,24(4):892-896.

作者简介

邱爱中,1970 年出生,男,河南方城人,博士,副教授,郑州师范学院物理系,主要研究方向为电机控制。
E-mail:hnaizhong@163.com

(上接第 58 页)

- [2] 杨扩军,田书林,蒋俊,等. 基于 TIADC 的 20 GS/s 高速数据采集系统[J]. 仪器仪表学报,2014,34(4):841-849.
- [3] 詹永卫. 中频采样系统中 Dither 电路的设计[J]. 科技信息,2008(18):373-374.
- [4] 何鹏,刘一清. 基于 Spartan-6 FPGA 的 DDR3 布线分析和测试[J]. 电子测量技术,2014,37(6):89-92.
- [5] 王钢,刘静森,赵洪林. 基于多相滤波结构的侦察接收机中频处理电路[J]. 哈尔滨工业大学学报,2006,38(9):1410-1412.
- [6] 段国栋,蒋小平,马速良,等. 一种基于多相结构的高效数字下变频设计[J]. 电子技术应用,2014,40(4):52-55.
- [7] 魏永豪,袁晓,安红. 带通采样定理与中频采集数字正交检波[J]. 现代雷达,2006,28(12):69-75.
- [8] 徐小明,蔡灿辉. 基于 FPGA 的数字下变频(DDC)设

计[J]. 通信技术,2011,44(10):19-21.

- [9] HUNTER M T, MIKHAEL W B, KOURTELLIS G. Wideband digital down converters for synthetic instrumentation[J]. IEEE Transactions on Instrumentation and Measurement, 2009(58):263-269.
- [10] 张黎明. 高性能数字接收机 FPGA 设计与实现[J]. 电子测量与仪器学报,2013,27(5):479-483.
- [11] 冉小刚,冯全源. 基于 FPGA 的信道化监测接收机实现[J]. 电子器件,2014,37(4):714-717.

作者简介

李海虎,1987 年出生,硕士,工程师,主要研究方向为信号接收与分析技术。

张超,1977 年出生,硕士,高级工程师,主要研究方向为信号接收与分析技术。