基于IEEE 1500标准的IP核内建自测试设计
DOI:
CSTR:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

TN407

基金项目:


Design of BIST testing IP core based on IEEE 1500 standard
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    针对内建自测试(BIST)技术在SoC测试上的应用问题,提出了一种在IEEE 1500标准下对IP核的BIST设计方法。该方法根据IEEE 1500标准的测试结构和规范研究讨论了测试壳的各个组成单元,实现了测试壳在各种工作模式下的指令操作,并结合BIST的工作原理设计了测试控制器的结构和工作流程。最终以8位超进位加法器为例,在Quartus II环境下对整个测试系统进行了功能验证。验证结果表明,IEEE 1500测试壳可在BIST控制器作用下正确完成指令和数据传输,本设计对IP核的测试功能有效可行。

    Abstract:

    Base on the SoC test application problems of builtin selftest (BIST) technology, this paper presents a design method of BIST for testing IP cores under IEEE 1500 standard. According to the test structure and norm of IEEE 1500 standard, this method discusses each modules of the test wrapper. Also, the instructions of test wrapper are accomplished in various operating modes. What's more, the structure and work flow of the test controller base on the BIST theory is designed. Finally, setting the eight bit adder as an example, function verification for this test system is achieved in the environment of Quartus II. Verification results show that IEEE 1500 wrapper is able to complete the transmission of instructions and data at the work of BIST controller. The function of testing IP cores is effective and feasible.

    参考文献
    相似文献
    引证文献
引用本文

冷冰 谈恩民.基于IEEE 1500标准的IP核内建自测试设计[J].国外电子测量技术,2015,34(9):75-80

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2015-11-09
  • 出版日期:
文章二维码